Boyutsal Engeli Aşmak: 2D’den 3D Birlikte Paketlenmiş Optiklere (Co-Packaged Optics)
Yapay zeka altyapısının güç ve işlem gereksinimleri baş döndürücü bir hızla artmaya devam ediyor; bu durum, LLM (Büyük Dil Modeli) eğitimi ve çıkarımı için gereken paralel hesaplamaları mümkün kılmak amacıyla benzeri görülmemiş bir doğu-batı (GPU’dan GPU’ya) trafik akışını tetikliyor. Model karmaşıklığı arttıkça ve dünya genelindeki kullanıcı tabanı büyüdükçe, veri hızı ve güç verimliliği, günümüzün tak-çıkar (pluggable) tabanlı sunucu rafı mimarilerinin hızla yaklaşan sınırlarını zorluyor. Gecikmeyi ve güç tüketimini azaltmak ve bant genişliği kapasitesini tak-çıkar çözümlerin ulaştığı tavanın ötesine taşımak için, optik ara bağlantıların; hem bireysel GPU’lar arasında hem de daha geniş sunucu altyapısı genelinde trafiği yönlendiren L2 ağ anahtarı ASIC’ine (Uygulamaya Özel Entegre Devre) daha yakına getirilmesi gerekiyor.
En umut verici çözüm, optik motorun anahtarın elektriksel entegre devresi (EIC) ile birlikte paketlenmesini içeriyor. On yıl içinde bant genişliğinde 51,2 Tbps’den 1,6 Pbps’ye bir artış sağlaması beklenen tak-çıkar optiklerden birlikte paketlenmiş optiklere (CPO) geçiş, pek çok kişi tarafından kaçınılmaz görülüyor. IDTechEx’in “Co-Packaged Optics (CPO) 2026-2036: Teknolojiler, Pazar ve Tahminler” başlıklı güncel raporundaki öngörülere göre, CPO’nun 2036 yılına kadar toplam 20 milyar ABD doları değerinde bir pazar payına ulaşması bekleniyor. Peki, birlikte paketlenen bu optik ve elektronik devreler nasıl bir yapıya sahip olacak? Bu makalede, ortaya çıkmakta olan bu paketleme geçişi ışığında ağ anahtarı tasarımının mevcut ve gelecekteki görünümü ele alınıyor.
Tak-Çıkar Alıcı-Vericiler (Transceiver’lar), 2D ve 2.5D
Geleneksel tak-çıkar modelinde, elektriksel sinyaller ASIC ile alıcı-verici optik motoru arasında uzun bakır yollar (izler) aracılığıyla iletilir. Günümüz veri hızlarında bakır, düşük sinyal bütünlüğü sergiler; öyle ki, toplam sunucu güç tüketiminin önemli bir kısmı alıcı-vericideki düzeltme işlemlerinden kaynaklanır.
Bu sorunu hafifletmek amacıyla, ilk CPO tasarımları söz konusu güç tüketimini azaltmaya yönelik olarak geliştirilmiştir. EIC ve PIC (fotonik entegre devre), bakır yol uzunluğunu santimetrelerden milimetrelere indirecek şekilde ya altlık (substrate) üzerinde yan yana ya da bağlantı açısından zengin bir ara katman (interposer) üzerinde konumlandırıldı. Bu düzenlemeler, ağ anahtarlarının performansını tak-çıkar (pluggable) bileşenlerin verimlilik sınırlarının ötesine taşıma yolunda atılan ilk mantıksal adımdı; ancak bant genişliği ve gecikme süresi talepleri arttıkça optik motor, yonga (die) çevresindeki alan için bellek ve voltaj regülatör modülleriyle giderek daha fazla rekabet eder hale geldi ve bu durum, dikey entegrasyona yönelmeyi zorunlu kıldı.
3B Monolitik Paketlemenin Avantajları ve Zorlukları
Bu uzamsal kısıtlamayı çözmenin ve aynı zamanda empedans uyumsuzluğunu ve güç kaybını en aza indirmenin en doğrudan yolu, PIC ve EIC’yi tek bir yongaya entegre etmektir. Bu konfigürasyonda, fotonik ve elektronik bileşenlerin yakınlığı, basitleştirilmiş paketleme ve verimli sinyal yönlendirmesine olanak tanır.
Ancak, paylaşılan üretim süreci, optimize edilmiş elektronik ve fotonik devreler için gereksinimlerdeki uyumsuzlukla mücadele eder. Günümüzün en gelişmiş FinFET’leri 10 nm veya daha az bir üretim düğüm ölçeğini işgal ederken, fotonik bileşenler genellikle bir büyüklük mertebesi daha büyüktür. Bu nedenle, yüksek performanslı EIC’ler için gerekli olan ince aralıklı, yoğun paketlenmiş yapılar, malzeme yığını ve katman boyutları üzerinde kısıtlamalar getirir; bu da optik dalga kılavuzu kaybını artırabilir ve fotodiyot performansını düşürebilir. Tersine, çipi iyileştirilmiş fotonik fonksiyona doğru optimize etme girişimleri, daha düşük anahtarlama ve enerji verimliliği özelliklerine sahip transistörlere yol açabilir. Bu performans sınırlamaları, monolitik entegrasyonun 45 ve 32 nm CMOS işlem düğümlerine olan mevcut bağımlılığıyla daha da artmaktadır.
3B Hibrit: Bir Uzlaşma
Alternatif olarak, 3B hibrit entegrasyon bir uzlaşma yolu sunmaktadır. Her entegre devreyi ayrı ayrı üreterek, fotonik ve elektronik yongalar dikey istiflemeden önce ilgili taşıyıcılarına ince ayar yapılabilir. Bu nedenle karmaşıklık, bağlama yönteminin kendisine kaymaktadır. EIC ve PIC arasındaki yoğun dikey bağlantıları karşılamak için, ara bağlantı aralığı sürekli olarak azaltılmalıdır. Bununla birlikte, aralığın azaltılması, hizalama ve üretim verimliliği üzerinde giderek daha katı talepler oluştururken parazitleri de kötüleştirerek, mikro bağlantı gibi yaygın olarak benimsenen teknolojileri ölçeklendirme sınırlarına doğru itmektedir. IDTechEx’in Birlikte Paketlenmiş Optikler hakkındaki raporunda daha ayrıntılı olarak incelendiği gibi, Cu-Cu hibrit bağlama, 10 µm’nin altında aralıklar sunan umut vadeden bir çözüm olarak ortaya çıkmıştır, ancak artan üretim maliyetlerinden muzdariptir.
Bakır-bakır bağlama yöntemiyle sağlanan daha kısa ve yoğun ara bağlantılar önemli bir üretim avantajı sunarken, 3 boyutlu istifleme tekniği hala çalışma performansını engelleyen güçlü engellerle karşı karşıyadır. Önerilen tüm tasarımlarda ısı yönetimi kritik bir mesele olmaya devam etmektedir; ancak ısı üreten bileşenlerin sıcaklığa duyarlı fotonik bileşenlerin yakınında yoğunlaştığı ve soğutma donanımı yerleşiminin kısıtlı olduğu bu formatta, söz konusu zorluk en üst seviyededir. Günümüzün en gelişmiş ortak paketlenmiş (CPO) anahtarları, arızalanmaya en yatkın optik bileşen olan lazer kaynağını CPO paketinin dışına taşıyarak bu sorunu çözmektedir. Örneğin NVIDIA’nın Spectrum-X ve Quantum-X Fotonik platformlarında, çıkarılabilir harici lazer modülleri, anahtar ASIC’inin termal ortamından ayrı tutulur. Bu yaklaşım, hem modül güvenilirliğini artırır hem de söz konusu bileşenlerin arızalanması durumunda bakım ve onarım kolaylığı sağlar.
Web Tasarım 